Développeur : Optimisation de la bande passante de transfert de données d'imagerie entre le rover lunaire et la plateforme spatiale H/F (stage)

  • Stage
  • /
  • FRANCE
  • Occitanie
  • /
  • Toulouse

Viveris est un groupe de conseil et d’ingénierie qui accompagne depuis plus de 35 ans la transformation numérique des entreprises et de leurs produits. Nos ingénieurs interviennent dans 4 métiers complémentaires : Les systèmes & réseaux, les systèmes d’information et la transformation digitale, l’informatique technique, et les systèmes embarqués.

Notre pôle systèmes embarqués fournit des prestations et solutions adaptées aux besoins de nos clients avec une prise en compte exhaustive des exigences de leurs systèmes électroniques et logiciels. Nous agissons dans un cadre méthodologique rigoureux sur l’ensemble des phases de développement des produits, du conseil à la mise en production, en passant par l’expertise et la formation. Nos réalisations s’appuient sur la diversité de nos équipes qui couvrent un large spectre de compétences et d’expertises : électronique, placement/routage, logiciels embarqués, télécommunications, sûreté de fonctionnement, certification, industrialisation, essais, validation et vérification. S’engager avec Viveris, c’est l’assurance de relever des défis techniques et humains en travaillant sur des projets innovants dans une ambiance collaborative.

Le poste et les tâches


Votre rôle

Les réseaux de neurones offrent de nouvelles possibilités pour compresser efficacement des données tout en maîtrisant les ressources matérielles. Ce stage s'inscrit dans le développement d'une solution de compression fondée sur un réseau de neurones, avec une implémentation sur une cible matérielle spatialisable combinant processeur CPU et logique programmable FPGA.

L'objectif sera de porter et d'optimiser le modèle de compression proposé par J. Ballé, en s'appuyant sur les outils Aidge et LoCod :
  • Aidge pour la création et l'intégration des opérateurs unitaires nécessaires au modèle ;
  • LoCod pour la génération et l'optimisation de la partie HLS bas niveau ;

L'ensemble de la chaîne pour produire une implémentation adaptée aux architectures CPU/FPGA.

Objectif :
  • Permettre la mesure des performances de compression, d'encombrement mémoire et de charge CPU ;
  • Permettre une optimisation du modèle et des interconnexions PL / PS des codes autogénérés par les frameworks ;
  • Livrable attendu : Preuve de compression, mesure réalisée et objectif d'optimisation.



Profil recherché


Profil recherché :
Étudiant en 5ème année d'école d'ingénieur ou de Master en spécialité informatique, avec une option en systèmes embarqués.

Vous disposez idéalement de connaissances en :

  • Python, FPGA, C/C++ et conception HLS ;
  • Réseaux de neurones ;
  • Traitement du signal ou compression de données ;
  • Architecture mémoire et échanges CPU/FPGA.

En retour, nous vous offrons un cadre de travail de qualité, des espaces de création et une formation continue solide.

Vous êtes passionné, technophile, curieux et créatif ?
Alors nous serions ravis de vous rencontrer.